

VIRTUAL MULTI-THREAD PROCESSOR AND THREAD EXECUTION METHOD

Publication number: JP2002163121 (A)

Publication date: 2002-06-07

Inventor(s): ASANO SHIGEHIRO; SAITO MITSUO

Applicant(s): TOKYO SHIBAURA ELECTRIC CO

Classification:

- **international:** G06F12/08; G06F9/46; G06F9/48; G06F12/08; G06F9/46; (IPC1-7): G06F9/46; G06F12/08

- **European:**


Application number: JP20000356238 20001122

Priority number(s): JP20000356238 20001122

Abstract of JP 2002163121 (A)

PROBLEM TO BE SOLVED: To provide a virtual multi-thread processor capable of handling many threads without being restricted by hardware.

SOLUTION: A virtual thread number is allocated to a thread newly started on hardware threads 3 and 13 or the like. A register file cache 5 caches the contents of the registers of the threads, with the virtual thread identification numbers and register numbers used as keys. An issue section 4 performing issue control gains access to the register file cache 5 about the command to be issued, with the relevant thread identification number and the register identification number used as keys. When the cache is hit, it is determined that the command can be issued at least on the register. When the cache is missed, the relevant data are transferred between the register file cache 5 and a context saving memory 11.



Data supplied from the **esp@cenet** database — Worldwide

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-163121

(P2002-163121A)

(43)公開日 平成14年6月7日(2002.6.7)

(51)Int.Cl. ⁷	識別記号	F I	テ-マコ-ト ⁸ (参考)
G 0 6 F 9/46	3 4 0	G 0 6 F 9/46	3 4 0 B 5 B 0 0 6
	3 1 3		3 1 3 D 5 B 0 9 8
12/08	5 5 9	12/08	5 5 9 Z
	5 6 5		5 6 5

審査請求 未請求 請求項の数16 O.L (全 13 頁)

(21)出願番号 特願2000-356238(P2000-356238)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(22)出願日 平成12年11月22日(2000.11.22)

(72)発明者 浅野 滋博

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 斎藤 光男

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54)【発明の名称】 仮想マルチスレッドプロセッサ及びスレッド実行方法

(57)【要約】

【課題】 ハードウェアによる制限を受けずに多数のスレッドを扱うことのできる仮想マルチスレッドプロセッサを提供すること。

【解決手段】 ハードウェア・スレッド(3、13等)上で新規に起動されたスレッドに、仮想スレッド番号を割り当てる。レジスタ・ファイル・キャッシュ5は、仮想スレッド識別番号およびレジスタ番号をキーとして各スレッドの各レジスタの内容をキャッシュする。発行制御を行うイシュー部4は、発行対象となる命令について該当するスレッド識別番号およびレジスタ識別番号をキーとしてレジスタ・ファイル・キャッシュ5をアクセスし、ヒットした場合に、少なくともレジスタに関しては該命令の発行は可能であると判断する。キャッシュ・ミスの場合には、レジスタ・ファイル・キャッシュ5とコンテキスト・セーブ用メモリ11との間で該当するデータの転送が行われる。



【特許請求の範囲】

【請求項1】複数のスレッドを同時に実行できる仮想マルチスレッドプロセッサであって、前記プロセッサ上で新規に起動されたスレッドに、該スレッドを特定する仮想スレッド識別番号を割り当てるための手段と、各スレッドを特定する仮想スレッド識別番号および各レジスタを特定するレジスタ識別番号をキーとして各スレッドの各レジスタの内容をキャッシュするためのキャッシュ手段と、前記プロセッサ上にある各スレッドの命令の発行制御を行う発行制御手段とを備え、前記発行制御手段は、発行対象となる命令について該当する仮想スレッド識別番号およびレジスタ識別番号をキーとして前記キャッシュ手段をアクセスし、ヒットし且つ先行する命令の依存性が解決している場合に、少なくともレジスタに関しては該命令の発行は可能であると判断することを特徴とする仮想マルチスレッドプロセッサ。

【請求項2】前記発行制御手段は、発行可能な命令が複数あり且つ空いている演算ユニット数の制限のためにそれらのすべてを発行することができない場合には、所定の基準で選択された一部の命令のみ発行することを特徴とする請求項1に記載の仮想マルチスレッドプロセッサ。

【請求項3】前記発行制御手段により前記発行対象となる命令について前記仮想スレッド識別番号および前記レジスタ識別番号をキーとして前記キャッシュ手段がアクセスされ、キャッシュ・ミスが発生した場合に、該キャッシュ手段と所定のメモリとの間で該当するデータの転送を行うことを特徴とする請求項1に記載の仮想マルチスレッドプロセッサ。

【請求項4】前記プロセッサ上で実行中のスレッドがレーテンシの長いハードウェア資源に対して要求を出した場合に明示的に該スレッドを待避させる第1の処理と、待避中の前記スレッドが出した前記要求に対する前記所定のハードウェア資源からの応答があった後に該応答に対応する要求を出したスレッドを復帰すべきと判断される場合に該スレッドを復帰させる第2の処理とを行うための処理手段を更に備えたことを特徴とする請求項1に記載の仮想マルチスレッドプロセッサ。

【請求項5】前記処理手段は、前記第2の処理において、少なくとも一つのスレッドを起動するのに必要な資源の空きがあり、かつ、新規に起動すべき他のスレッドがない場合に、前記応答があったスレッドのいずれかを復帰すべきであると判断することを特徴とする請求項4に記載の仮想マルチスレッドプロセッサ。

【請求項6】前記仮想スレッド識別番号に対応して該仮想スレッド識別番号のスレッドが前記応答を返されて復帰可能な状態にあるかそれ以外の状態にあるかを少なく

とも示す情報を保持する所定のレジスタを更に備え、前記処理手段は、前記第2の処理において、前記所定のレジスタを参照することによって、復帰可能なスレッドを特定することを特徴とする請求項2に記載の仮想マルチスレッドプロセッサ。

【請求項7】前記処理手段における前記第2の処理の少なくとも一部を、特別なスレッドによって実行することを特徴とする請求項4に記載の仮想マルチスレッドプロセッサ。

【請求項8】前記スレッドからの前記所定のハードウェア資源への要求に、該スレッドの仮想スレッド識別番号を伴わせるとともに、該要求に対する該所定のハードウェア資源からの応答に、該要求を出した該スレッドの仮想スレッド識別番号を伴わせることによって、該所定のハードウェア資源からの応答と、該応答のもととなる要求を出したスレッドとを対応付けることを特徴とする請求項4に記載の仮想マルチスレッドプロセッサ。

【請求項9】前記所定のメモリは、前記プロセッサが命令によりアクセスするメモリとは別に専用のメモリとして構成されることを特徴とする請求項1に記載のマルチスレッドプロセッサ。

【請求項10】複数のスレッドを同時に実行できる仮想マルチスレッドプロセッサにおけるスレッド実行方法であって、

前記プロセッサ上で新規に起動されたスレッドに、該スレッドを特定する仮想スレッド識別番号を割り当て、各スレッドを特定する仮想スレッド識別番号および各レジスタを特定するレジスタ識別番号をキーとして各スレッドの各レジスタの内容をキャッシュ手段にキャッシュし、

前記プロセッサ上にある各スレッドの命令の発行制御を行う際に、発行対象となる命令について該当する仮想スレッド識別番号およびレジスタ識別番号をキーとして前記キャッシュ手段をアクセスし、ヒットし且つ先行する命令の依存性が解決している場合に、少なくともレジスタに関しては該命令の発行は可能であると判断することを特徴とするスレッド実行方法。

【請求項11】複数のスレッドを同時に実行できる仮想マルチスレッドプロセッサであって、

前記プロセッサ上で新規に起動されたスレッドに、該スレッドを特定する仮想スレッド識別番号を割り当てるための手段と、

少なくとも一つの同期用カウンタと、

前記同期用カウンタの値を、同期をとるべきスレッドの数に設定するための手段とを備え、

同期をとるべき各々のスレッドにおいて同期をとるための同期命令に達した際には、前記同期用カウンタをデクリメントし、デクリメントされた後の前記同期用カウンタの値が0にならなければ、当該同期命令を発行したスレッドを復帰可能でない状態として待避させ、デクリメ

ントされた後の前記同期用カウンタの値が0になれば、当該同期命令を発行したスレッドは、先に同期命令に達し復帰可能でない状態として待避されたスレッドの状態を、復帰可能な状態に変更することを特徴とする仮想マルチスレッドプロセッサ。

【請求項12】復帰可能な状態として待避されたスレッドを、所定の復帰条件が成立した場合に復帰させる処理を行うための手段を更に備えたことを特徴とする請求項11に記載の仮想マルチスレッドプロセッサ。

【請求項13】前記同期命令は前記同期用カウンタを識別する情報のフィールドを持つものであることを特徴とする請求項11に記載のマルチスレッドプロセッサ。

【請求項14】前記同期用カウンタを識別する情報として前記スレッドを識別する仮想スレッド識別番号を用いることを特徴とする請求項13に記載のマルチスレッドプロセッサ。

【請求項15】各スレッドを特定する仮想スレッド識別番号および各レジスタを特定するレジスタ識別番号をキーとして各スレッドの各レジスタの内容をキャッシュするためのキャッシュ手段を更に備え、

前記同期用カウンタも前記キャッシュ手段を通してアクセスできるようにしたことを特徴とする請求項11に記載のマルチスレッドプロセッサ。

【請求項16】複数のスレッドを同時に実行できる仮想マルチスレッドプロセッサにおけるスレッド実行方法であって、

前記プロセッサ上で新規に起動されたスレッドに、該スレッドを特定する仮想スレッド識別番号を割り当て、同期用カウンタの値を、同期をとるべきスレッドの数に設定し、

同期をとるべき各々のスレッドにおいて同期をとるための同期命令に達した際には、前記同期用カウンタをデクリメントし、デクリメントされた後の前記同期用カウンタの値が0にならなければ、当該同期命令を発行したスレッドを復帰可能でない状態として待避させ、デクリメントされた後の前記同期用カウンタの値が0になれば、当該同期命令を発行したスレッドは、先に同期命令に達し復帰可能でない状態として待避されたスレッドの状態を、復帰可能な状態に変更することを特徴とするスレッド実行方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、複数のスレッドを実行可能な仮想マルチスレッドプロセッサ及びスレッド実行方法に関する。

【0002】

【従来の技術】一つのプロセッサ上で複数のスレッドを実行するマルチスレッドプロセッサは、CPU内部の演算器やメモリのレーテンシを隠蔽するための技術として広く知られている。

【0003】しかしながら、従来のマルチスレッドプロセッサは、レジスタファイルなどのハードウェア資源をスレッドごとに用意することで複数のスレッドを実装するものであるので、実装できる（すなわちユーザが使用できる）スレッドの数は、レジスタファイルなどのハードウェアの資源の限界から限定されたものであった。

【0004】したがって、一度に可能になるスレッドの数を例えば4程度に制限し、ハードウェア量が膨大になるのを防いでいた。これをプログラマの立場からみると、限定されたスレッドの数はプログラミングの自由度に対して大きな制約を課していることになり、問題があった。

【0005】

【発明が解決しようとする課題】以上のように、従来のマルチスレッドプロセッサでは、スレッドの数がハードウェアの資源の限界から限定され、プログラミングの自由度に対して大きな制約を課していた。

【0006】本発明は、上記事情を考慮してなされたもので、ハードウェアによる制限を受けずに多数のスレッドを扱うことのできる仮想マルチスレッドプロセッサを提供することを目的とする。

【0007】また、マルチスレッドで記述されているプログラムでは、スレッド間の同期をとることが重要である。

【0008】本発明は、効率的な同期手段を持つ仮想マルチスレッドプロセッサを提供することを目的とする。

【0009】

【課題を解決するための手段】本発明は、複数のスレッドを同時に実行できる仮想マルチスレッドプロセッサであって、前記プロセッサ上で新規に起動されたスレッドに、該スレッドを特定する仮想スレッド識別番号を割り当てるための手段と、各スレッドを特定する仮想スレッド識別番号および各レジスタを特定するレジスタ識別番号をキーとして各スレッドの各レジスタの内容をキャッシュするためのキャッシュ手段と、前記プロセッサ上にある各スレッドの命令の発行制御を行う発行制御手段とを備え、前記発行制御手段は、発行対象となる命令について該当する仮想スレッド識別番号およびレジスタ識別番号をキーとして前記キャッシュ手段をアクセスし、ヒットし且つ先行する命令の依存性が解決している場合に、少なくともレジスタに関しては該命令の発行は可能であると判断することを特徴とする。

【0010】好ましくは、前記発行制御手段は、発行可能な命令が複数あり且つ空いている演算ユニット数の制限のためにそれらのすべてを発行することができない場合には、所定の基準で選択された一部の命令のみ発行するようにしてもよい。好ましくは、前記発行制御手段により前記発行対象となる命令について前記仮想スレッド識別番号および前記レジスタ識別番号をキーとして前記キャッシュ手段がアクセスされ、キャッシュ・ミスが発

生した場合に、該キャッシュ手段と所定のメモリとの間で該当するデータの転送を行うようにしてもよい。好ましくは、前記プロセッサ上で実行中のスレッドがレーテンシの長いハードウェア資源に対して要求を出した場合に明示的に該スレッドを待避させる第1の処理と、待避中の前記スレッドが出した前記要求に対する前記所定のハードウェア資源からの応答があった後に該応答に対応する要求を出したスレッドを復帰すべきと判断される場合に該スレッドを復帰させる第2の処理とを行うための処理手段を更に備えるようにしてもよい。

【0011】また、本発明は、複数のスレッドを同時に実行できる仮想マルチスレッドプロセッサであって、前記プロセッサ上で新規に起動されたスレッドに、該スレッドを特定する仮想スレッド識別番号を割り当てるための手段と、少なくとも一つの同期用カウンタと、前記同期用カウンタの値を、同期をとるべきスレッドの数に設定するための手段とを備え、同期をとるべき各々のスレッドにおいて同期をとるための同期命令に達した際には、前記同期用カウンタをデクリメントし、デクリメントされた後の前記同期用カウンタの値が0にならなければ、当該同期命令を発行したスレッドを復帰可能でない状態として待避させ、デクリメントされた後の前記同期用カウンタの値が0になれば、当該同期命令を発行したスレッドは、先に同期命令に達し復帰可能でない状態として待避されたスレッドの状態を、復帰可能な状態に変更することを特徴とする。

【0012】好ましくは、復帰可能な状態として待避されたスレッドを、所定の復帰条件が成立した場合に復帰させる処理を行うための手段を更に備えるようにしてもよい。

【0013】なお、装置に係る本発明は方法に係る発明としても成立し、方法に係る本発明は装置に係る発明としても成立する。

【0014】本発明では、レジスタファイルを、仮想スレッド識別番号（V T I D）およびレジスタ識別番号（R I D）をキーとして引かれるキャッシュとして構成する。プロセッサ上の資源に割り当てる仮想スレッド識別番号（V T I D）を適宜切り替えることによって、実際にハードウェア上に存在するスレッドより、仮想的に多くのスレッドが走行しているようにみせることができる。

【0015】また、一般にプログラムによって使用されるレジスタの数は、用意されているレジスタの数より少ないことから、スレッドを切り替えるとき、レジスタファイルをすべてセーブ（S a v e）およびリストア（R e s t o r e）するかわりに、必要なものだけセーブおよびリストアすることができる。

【0016】また、本発明では、複数のスレッドを同時に実行できるSMT（S i m u l t a n e o u s M u l t i T r e a d）プロセッサにおいて、キャッシュ

されたレジスタファイルにミスしたときは、ミスしたレジスタを使用する命令の発行が行われないので、プロセッサ全体がストールすることを回避できる。つまり、SMTプロセッサのイシャー・ロジックによって、レジスタファイルにミスしたスレッドは、レジスタが利用可能でない、すなわち発行可能でないと判定され、他のスレッドから発行可能な命令が発行されることになる。

【0017】本発明によれば、スレッドの待避・復帰を可能とすることによって、プログラマにハードウェアで用意されたより多くのスレッドを見せることが可能になり、プログラミングの自由度が増す。また、その際に、マルチスレッドプロセッサ上のレジスタの内容などをメモリ上にセーブおよびリストアする回数を少なくし、実行時間を短縮することができる。

【0018】また、本発明では、仮想スレッド番号（V T I D）ごとに同期機構を実現するためのカウンタを設ける。このカウンタは、同期にかかる複数のスレッドが同期命令によってこのカウンタをデクリメントするよう作用する。なお、カウンタの初期値は、同期にかかるスレッドの数が設定されている。デクリメントの結果、カウンタの値が0でなかったスレッドは、S l e e p状態に入る。デクリメントの結果、カウンタが0であったスレッドは、同期処理ルーチンを実行する。同期処理ルーチンでは、同期命令の結果、S l e e p状態になっていたスレッドをR e a d y状態にすることで、最後に同期命令を実行したスレッドと他のスレッドの同期が取れることになる。

【0019】このように、本発明によれば、効率的にスレッド間の同期をとることができる。

【0020】

【発明の実施の形態】以下、図面を参照しながら発明の実施の形態を説明する。

【0021】（第1の実施形態）まず、本発明の第1の実施形態について説明する。

【0022】図1に、本実施形態に係る仮想マルチスレッドプロセッサの構成例を示す。

【0023】なお、図1では、本発明をSMT（S i m u l t a n e o u s M u l t i T r e a d）プロセッサに適用した例として、I n - O r d e rスーパースカラープロセッサの構成例を示している。

【0024】まず、ハードウェア・スレッドの概念について説明しておく。ハードウェア・スレッドは、インストラクション・キュー（図1では3）に接続されている各プログラムカウンタ（図1では13）に対応した概念で、図1の構成例の場合は4つのプログラムカウンタに対応して4つのハードウェア・スレッドがあることになる。ハードウェア・スレッドは、存在する複数のスレッドの中で、現にフェッチされているストリームを指している。本プロセッサで用意するハードウェア・スレッド

の数nは、基本的には、任意に設定（設計）可能である。ハードウェア・スレッドは、物理スレッド番号（Physical Thread ID）で管理される。

【0025】本実施形態では、詳しくは後述するように、本プロセッサにおいて各スレッドに固有の仮想スレッド番号（Virtual Thread ID）を割り当てて管理し、必要に応じてスレッドをハードウェア・スレッドからメモリへ待避させあるいはメモリからハードウェア・スレッドへ復帰させることによって、見かけ上、ハードウェア・スレッドの数nを上回る数のスレッドを扱うことができるようになっている。この意味におけるスレッドを、ハードウェア・スレッドに対して、仮想スレッドと呼ぶこととする。同時に扱うことのできる仮想スレッドの個数すなわち仮想スレッドに割り当てる事のできる仮想スレッド番号（VTID）の個数mも、基本的には、任意に設定（設計）可能である。例えば、仮想スレッド番号を8ビットで表現することにした場合には、最大256個の仮想スレッド番号が使用可能となる。

【0026】さて、図1に示されるように、本プロセッサは、インストラクション・キャッシュ（Instruction Cache）1、フェッチ部（Fetch）2、n組（本例では、n=4）のインストラクション・キュー（IQ）3、n組のプログラムカウンタ（PC）13、スレッドの開始アドレスを保持するn組のSPCレジスタ19、仮想スレッド番号（VTID）を保持するn組のSVTレジスタ21、イシュー部（Issue）4、レジスタ・ファイル・キャッシュ（Register File Cache）5、コンテキスト・セーブ用メモリ11、複数の演算ユニット（本例では、2つの演算器71、72とロード・ストア・ユニット73）、データ・キャッシュ（Dcache）9、メモリ・インターフェース（Memory I/F）15、I/Oインターフェース（I/O Interface）17を持つ。

【0027】コンテキスト・セーブ用メモリ11は、仮想スレッドに対応するデータ（例えば、対応するプログラムカウンタの内容、対応するステータスレジスタの内容、対応するレジスタファイルの内容など；以下、コンテキストと呼ぶ）を格納する。

【0028】レジスタ・ファイル・キャッシュ5は、コンテキスト・セーブ用メモリ11に格納されている仮想スレッドのコンテキストをキャッシュする。

【0029】なお、レジスタ・ファイルをキャッシュする技術としては、例えば、文献1（Peter R.Nuth, William J.Dally, "The Named-State Register File:Implementation and Performance", First Ann. International Symposium High-Performance Computer Architecture, pp.4-13, Jan. 1995）に開示されている技術を用いることができる。

【0030】また、メモリ・インターフェース15に、メモリ（Memory）23が接続される。

【0031】また、I/Oインターフェース17に、例えばコプロセッサ（Coprocessor）27などが接続される。

【0032】図1に示されるように、本仮想マルチスレッドプロセッサでは、個々のハードウェア・スレッド専用に、プログラムカウンタ（PC）およびインストラクション・キュー（IQ）などの資源が設けられる。4つのハードウェア・スレッドをサポートする場合、4組のプログラムカウンタ（PC）およびインストラクション・キュー（IQ）などが必要になる。そして、ハードウェア・スレッドへの仮想スレッドの対応をスレッドの実行に応じて適宜切り替えるようにしている。なお、本プロセッサでは、複数のスレッドで演算ユニットやキャッシュなどは共有する構成にしている。

【0033】なお、図1においては接続線の一部を省略してある。

【0034】ここで、本プロセッサの一般的な動作について説明する。

【0035】インストラクション・キャッシュ1は、メモリ23から命令をキャッシュする。インストラクション・キャッシュ1がミスしたときは、メモリ23からインストラクション・キャッシュ1へ命令がリフィル（Refill）される。

【0036】データ・キャッシュ9は、メモリ23からデータをキャッシュする。データ・キャッシュ9がミスしたときは、メモリ23からデータ・キャッシュ9へデータがリフィルされる。

【0037】フェッチ部2は、命令のフェッチ（インストラクションキャッシュ1へのアクセス）を行う。

【0038】インストラクション・キュー3は、各スレッドに対応する命令を保持する。

【0039】イシュー部4は、命令の発行制御と、命令のデコードやレジスタファイルへのアクセスを行う。

【0040】演算器71、72やロード・ストア・ユニット73は、発行された命令を実行する。その際、必要に応じて所定のタイミングで、データ・キャッシュ9やレジスタファイル5に対するアクセス（リード、あるいはライト）などを行う。

【0041】なお、このプロセッサは、パイプライン・プロセッサであってもよい。例えば、5段のパイプラインの場合、次のようなステージ構成になる。

フェッチ・ステージ…命令のフェッチ

↓

デコード・ステージ…命令のデコード、レジスタファイルへのアクセス

↓

実行ステージ…命令の実行

↓

メモリ・ステージ…メモリへのアクセス

↓

ライトバック(Writeback)ステージ…レジスタファイルへの書き込み

次に、仮想スレッドの起動に関して説明する。

【0042】まず、本実施形態では、スレッドの起動には、次の2つがある。一つは、スレッドが新規に起動される場合で、これを新規起動と呼ぶものとする。もう一つは、新規起動された後に一旦メモリに待避されたスレッド（後述するS1eep状態からReady状態になったスレッド）が復帰されて起動する場合で、これを復帰起動と呼ぶものとする。

【0043】スレッドの新規起動は、ハードウェア上で各スレッドが専有する必要のある資源（プログラムカウンタおよびインストラクション・キュー等）のうち空いているものが少なくとも1スレッド分存在する場合に、行うことができる（ここでは、この場合に対象スレッドがあればそれを優先的に新規起動させるものとする）。例えば、図1において、ハードウェア上で3つのスレッドが走行中の場合、4組のプログラムカウンタおよびインストラクション・キューなどのうち3組が使用されており、1スレッド分は使用されていないので、1つのスレッドを新規起動することができる。

【0044】スレッドの新規起動は、使用するハードウェア・スレッド（例えば、ハードウェア・スレッド番号PTID=0、1、2または3）に専用に設けられるSPCレジスタ19（例えば、SPCO、SPC1、SPC2またはSPC3）に、当該スレッドの開始アドレスを設定しておき（なお、該開始アドレスはユーザが記述した命令の実行によって設定される）、起動命令により、該SPCレジスタ19から対応するプログラムカウンタ13（例えば、PC0、PC1、PC2またはPC3）に値を転送することによって、開始される。このとき、該ハードウェア・スレッドに専用に設けられるSVTレジスタ21（例えば、SVTO、SVT1、SVT2またはSVT3）には、仮想スレッド番号を設定しておき、新規起動されたスレッドは、それが起動されたハードウェア・スレッドに対応するSVTレジスタ21に設定された仮想スレッド番号を持つようになる。

【0045】なお、ここでは、上記の仮想スレッド番号の割り当ておよび設定は、ソフトウェアによって（ユーザが記述した命令の実行によって）行うことにしているが、ハードウェアによって実現することも可能である。ハードウェアによって仮想スレッド番号の割り当てを自動的に行う場合には、例えば、各仮想スレッド番号について使用中か未使用であるかを知るための情報（例えば、仮想スレッド番号と使用／未使用フラグとのテーブル、使用していない仮想スレッド番号のプール）を管理し、スレッドが新規起動する際には未使用の仮想スレッド番号から所定の基準（例えば、ランダム、番号の小さ

い順等）で選択したものを割り当ててその仮想スレッド番号を使用中として管理し、スレッドが終了する際にはそのスレッドが使用していた仮想スレッド番号を未使用として管理するようにすればよい。

【0046】次に、イシュー部4の処理について説明する。

【0047】図1において、各スレッドの各命令は、メモリ23から、メモリ・インターフェース15／インストラクション・キャッシュ1／フェッチ部2を経由して、スレッド対応のインストラクション・キューブに入る。図1の例では、インストラクション・キューブは、ハードウェア上に存在する4つのスレッドに対応して4つ（IQ0、IQ1、IQ2、IQ3）ある。

【0048】イシュー部4は、所定のイシュー・ロジックに従って、各スレッドに対応する各インストラクション・キューブの先頭の命令の各々について、それが実行可能か否か判断し、実行可能な命令があれば、該命令（図1の例では、最大3つ）を、該当する実行ユニット（図1の例では、71、72、73のいずれか）に送る。例えば、インストラクション・キューブIQ0の命令を、ロード・ストア・ユニット73に送り、インストラクション・キューブIQ1の命令を、演算器71に送り、インストラクション・キューブIQ3の命令を、演算器72に送る。

【0049】所定のイシュー・ロジックすなわち実行可能な命令を判定するロジックとしては、例えば、その時点で、当該命令に対応する実行ユニットが空いていて、かつ、レジスタ・ファイル・キャッシュ5に対応するレジスタが存在しており、かつ、対応するレジスタが先行する命令で書き込みに指定されている場合は、その書き込みが終了した場合に、実行可能と判断するものである。また、その際に、1以上の実行ユニットが空いており、空いている実行ユニットを使うことができれば実行可能となる命令が複数ある場合に、それら命令のすべてを実行するには、空いている実行ユニットの数が不足するときは、それら命令を先頭を持つ複数のインストラクション・キューブのうちから所定の選択基準に従って一部のものが選択され、選択されたインストラクション・キューブの先頭の命令が、空いている実行ユニットに割り当てられる。

【0050】所定の選択基準としては、ランダムに選択する方法の他に、インストラクション・キーに着目する方法として、その時点でのキー長が短いインストラクション・キー3を優先的に選択する方法、予め各インストラクション・キー3に付与された固定の優先順位に基づいて選択する方法など、様々な方法が考えられる。あるいは、スレッドに着目する方法として、仮想スレッド番号が小さいスレッド（に対応するインストラクション・キー）から選択する方法、各スレッドについて（例えばユーザが命令を記述することにより）優先度

を設定し、より優先度の高いもの（に対応するインストラクション・キュー）から選択する方法など、種々の方法がある。また、それらを適宜組み合わせた方法も可能である。

【0051】例えば、演算器71とロード・ストア・ユニット73が空いており、インストラクション・キューIQ0の命令は、ロード・ストア・ユニット73で実行可能であり且つレジスタ・ファイル・キャッシュ5に対応するレジスタが存在しており、インストラクション・キューIQ1～IQ4の命令は、演算器71で実行可能であり且つレジスタ・ファイル・キャッシュ5に対応するレジスタが存在しているものとする。ロード・ストア・ユニット73で実行可能な命令はインストラクション・キューIQ0の命令だけであるので、インストラクション・キューIQ1の命令を、演算器71に送ればよい。一方、演算器71で実行可能な命令はインストラクション・キューIQ1～IQ4の3つの命令であるので、発行すべき命令（のインストラクション・キュー）の選択が必要となり、例えばインストラクション・キューIQ1が選択されたとすると、その命令を、演算器72に送ることになる。

【0052】次に、レジスタ・ファイル・キャッシュ5の働きについて説明する。

【0053】レジスタ・ファイル・キャッシュ5は、スレッドに付けられた仮想スレッド番号（VTID）とレジスタ番号（RID）とをキーとして引かれるキャッシュになっている。レジスタ・ファイル・キャッシュ5について、キャッシュにミスした場合は、コンテキスト・セーブ用メモリ11から必要なデータがフェッチされる。また、キャッシュの容量には、ハードウェア上の制約があるので、LRUなどのアルゴリズムなどによりデアロケートされるエントリが決定され、コンテキスト・セーブ用メモリ11に書き込まれる。

【0054】なお、レジスタファイルキャッシュ5について、キャッシュ・ミスは、イシュー部4が、各スレッドに対応する各インストラクション・キュー3の先頭の命令の各々について、それが実行可能か否か判断する際に、レジスタ・ファイル・キャッシュ5に対応するレジスタが存在しているか否かを調べた際に発生する。この場合は、コンテキスト・セーブ用メモリ11から必要なデータがフェッチされるので、イシュー部4が当該命令について次に判断を行う際には、レジスタ・ファイル・キャッシュ5には対応するレジスタが存在している状態になっている。

【0055】一方、実行ユニット（例えば71等）の演算結果やメモリ23からデータ・キャッシュ9経由で読み出されたデータは、レジスタ・ファイル・キャッシュ5に書き戻される。

【0056】なお、デアロケート時にコンテキスト・セーブ用メモリ11に書き込まなくてもよい場合を検出す

ため、ソフトウェアからdeadなレジスタを示す手法を用いてもよい。この手法によれば、deadなレジスタは、コンテキスト・セーブ用メモリ11に書き込む必要がなく、新たなレジスタが必要になった場合のアロケーションの速度を早くすることができる。この手法としては 例えば 文献2(Jack L.Lo et.al, "Software-Directed Register Deallocation for Simultaneous Multi-threaded Processors", IEEE Trans. on Parallel and Distributed Systems, Vol.10, No.9, Sep, 1999)に開示された技術を用いることができる 次に、仮想スレッドの状態およびその遷移について説明する。

【0057】図2に、仮想スレッドの4つの状態と、状態間の遷移関係を示す。

【0058】仮想スレッドの状態には、パイプライン上を流れている状態（Active状態）、インストラクション・キュー3にはあるが実行できない状態（Wait状態）、同期など応答を待っている状態（Sleep状態）、Sleep状態から応答が返って実行可能な状態（Ready状態）の4つがある。

【0059】状態間の遷移としては、Active状態とWait状態との間の遷移関係と、Active状態からSleep状態へ/Sleep状態からReady状態へ/Ready状態からActive状態への遷移関係との2系統がある。

【0060】Active状態からWait状態への遷移は、キャッシュ・ミスやレーテンシなどによって起こり、それが解消することによって、Active状態からWait状態へ戻る。

【0061】Active状態からSleep状態への遷移は、例えば命令のレーテンシが長い場合、例えばコプロセッサ命令の場合（あるいは他の理由でスリープすべき場合）などに、明示的に行われる。

【0062】Sleep状態からReady状態への遷移は、Sleep状態に遷移するときに出した命令あるいは要求（例えばあるコプロセッサにある処理の実行を要求する命令）に対応する応答が、（例えば要求を受けたコプロセッサから）返されたことを契機として行われる。なお、この他に、あるスレッドがSleep状態の他のスレッドをReady状態にすることを指示する命令を用意することも可能である。

【0063】Active状態のスレッドがSleep状態に遷移すると、今までインストラクション・キュー3に命令を詰めていた当該スレッドに対応するプログラムカウンタ13は無効化される（インストラクション・キュー3内の命令も無効化される）。なお、この時点でのレジスタ・ファイル・キャッシュ5の該当するデータを維持しておく方法と、コンテキスト・セーブ用メモリ11に追い出す方法がある。

【0064】次に、Ready状態からActive状態への遷移について説明する。

【0065】上記のように、Active状態のスレッドがSleep状態に遷移して、対応するプログラムカウンタ13は無効化されると、新規起動または復帰起動が可能になる。ここでは、新規起動できるスレッドがあれば新規起動を行い、新規起動できるスレッドがなく且つ復帰起動できるスレッドがあれば復帰起動するものとする。なお、新規起動できるスレッドも復帰起動できるスレッドもなければ、新規起動できるスレッドまたは復帰起動できるスレッドが出現するまで、当該ハード・ウェアスレッド資源は未使用（空き状態）になる。

【0066】さて、Ready状態のスレッドを復帰起動できることとなった場合に、本実施形態では、システムタスクと呼ばれる特殊なスレッドによって、Ready状態のスレッドが複数ある場合におけるスレッドの選択と、スレッドの復帰起動のための処理を行うものとする。このメカニズムにより、実行中のスレッドの邪魔をしないことを可能にしている。

【0067】この場合、前述のようにして無効化されたプログラムカウンタ13には、新たにシステムタスクの番地がセットされる。

【0068】起動されたシステムタスクは、Ready状態になっているスレッドのうちから1つを選択し、そのスレッドのプログラムカウンタの値を、対応するプログラムカウンタ13にセットするなどの処理を行う。すると、該プログラムカウンタの値に基づいて、命令が新たにフェッチされ始め、対応するインストラクション・キュー3に、命令が入れられる。

【0069】なお、Ready状態になっているスレッドが複数ある場合に、システムタスクが、それらから1つを選択するアルゴリズムには、様々なものが考えられる。例えば、ランダムに選択する方法、FIFOでもっとも古くReady状態になったものを選択する方法、仮想スレッド番号が小さいものから選択する方法、各スレッドについて（例えばユーザが命令を記述することにより）優先度を設定し、より優先度の高いものを選択する方法など、種々の方法がある。

【0070】なお、あるスレッドがReady状態の他のスレッドをActive状態にすることを指示する命令を用意することも可能である。

【0071】ここで、Ready状態のスレッドを高速に検索するためには、例えば、仮想スレッド番号に対応して、Ready状態の場合にReadyビットに1が立つ（それ以外の場合にはReadyビットは0とする）ようにしたReadyレジスタを設ける方法がある（なお、Sleep状態（例えば、01）か、Ready状態（例えば、10）か、またはそれ以外の状態（例えば、00）かを示すようにする方法もある）。システムタスクでは、Readyレジスタを参照し、Readyビットに1（あるいは、10）が立っているスレッドを探索し、それが1つあればそのスレッドを、複数あれ

ばそれから選択した1つのスレッドを、ハードウェア・スレッドにする。

【0072】なお、本実施形態では、要求（例えばコプロセッサ命令）およびその応答には、仮想スレッド番号を付加するものとする。すなわち、要求を出す際には、その要求元のスレッドの仮想スレッド番号を該要求に付加するものとする。応答については、例えば、要求を受けた資源が応答を出す際に、該要求に付加されていた仮想スレッド番号を該応答に付加する。また、例えば、要求／応答と仮想スレッド番号との対応を管理する管理部を設け、要求を出す際には、その要求元のスレッドの仮想スレッド番号を該要求に付加して一旦管理部に渡し、管理部が仮想スレッド番号の付加されていない要求を資源に渡し、該資源は仮想スレッド番号の付加されていない応答を返し、管理部は、この応答を受け、対応する仮想スレッド番号を特定する、という構成をとることも可能である。このようにすれば、応答が返ってきた場合（例えば、コプロセッサ命令の実行などでSleep状態になっているスレッドへコプロセッサ命令などから応答が返ってきた場合）は、応答が仮想スレッド番号（VTID）とともに返ってくるので、この仮想スレッド番号によってReadyレジスタの対応するビットを立てるだけでよい。

【0073】なお、上記では、仮想スレッド番号に対応してReadyビットを持つReadyレジスタを設ける方法を示したが、Sleep状態またはReady状態のスレッドの仮想スレッド番号とその状態を示す情報（例えば、Sleep状態のとき0、Ready状態のとき1）とを1つのエントリとして含むReadyテーブルを設けることも可能である。

【0074】ここで、ReadyレジスタのReadyビットが、Sleep状態か、Ready状態か、またはそれ以外の状態（null状態と呼ぶ）（例えば、起動されたが待避中でない状態、あるいは、まだ新規に起動されていない状態（スレッドが終了して該仮想スレッド番号が解放された状態を含む））をとる場合（あるいはReadyレジスタ（あるいは、ReadyテーブルのReadyビットが、Sleep状態か、またはReady状態をとる場合）の処理手順について説明する。

【0075】図3に、Sleep状態に遷移する場合として、コプロセッサ命令などのレーテンシの長い命令が実行される際の処理手順の一例を示す。

【0076】ある仮想スレッド番号のスレッドについてコプロセッサ命令などのレーテンシの長い命令が実行されたときは、Readyレジスタ（あるいは、Readyテーブル）の当該仮想スレッド番号に対応するReadyビットを、Sleep状態を示す値に設定し（ステップS11）、該当するハードウェア・スレッドを無効化する（ステップS12）。なお、ステップS11とステップS12は、上記とは逆の順番で行ってもよいし、

並列的に行ってもよい。

【0077】図4に、応答を受けた場合の処理手順の一例を示す。

【0078】応答があった場合、応答に伴って返される仮想スレッド番号から、Readyレジスタ（あるいは、Readyテーブル）を検索する（ステップS21）。Readyレジスタ（あるいは、Readyテーブル）において、応答に伴って返された仮想スレッド番号と同じ仮想スレッド番号を持つスレッドであってそのReadyビットがSleep状態を示すものがあれば（ステップS22）、該ReadyビットをReady状態を示す値に変更する（ステップS23）。

【0079】なお、応答に伴って返された仮想スレッド番号がいずれのテーブルにも登録されていない場合には、何もしないこととするか、または所定のエラー処理をすることとする（ステップS24）。

【0080】なお、応答があつてから、対応するスレッドが復帰するまでの間、応答（に関するデータ；例えば、戻り値などを含む）は、仮想スレッド番号に対応付けて保持される。

【0081】図5に、システムタスクに関する処理手順の一例を示す。

【0082】Readyレジスタ（あるいは、Readyテーブル）にReadyビットがReady状態を示すスレッドがある場合に、ハードウェア・スレッドに空きがあり、かつ、新規起動すべきスレッドがなければ、当該空きハードウェア・スレッドでシステムタスクが起動される（ステップS31）。起動されたシステムタスクは、Ready状態のスレッドが1つならばそのスレッドを復帰させるものとし、Ready状態のスレッドが複数あるならば復帰させるものとして1つのスレッドを選択し、その復帰させるスレッドの仮想スレッド番号（VTID）に基づいて、プログラムカウンタの値の復帰などの処理を行い、復帰起動させる（ステップS32）。なお、Readyレジスタでは、復帰されたスレッドに対応するReadyビットがnull状態にされ、Readyテーブルでは復帰されたスレッドに対応するエントリが無効にされる。

【0083】これら仮想スレッドに関する処理は、イシュー部4が行うようにしてもよいし、イシュー部4以外の制御部を設けてもよい。

【0084】以上説明したように、本発明によれば、スレッドの待避・復帰を可能とすることによって、プログラマにハードウェアで用意されたより多くのスレッドを見せることが可能になり、プログラミングの自由度が増す。また、その際のスレッドの切り替えも、効率且つ高速に行なうことができる。

【0085】また、上記では、システムタスクをスレッドで実現したが、システムタスクを専用のハードウェアで構成することも可能である。

【0086】また、これまでの説明では、Ready状態のスレッドは、ハードウェア・スレッドに空きが存在し、かつ、新規起動すべきスレッドがない場合に、復帰起動することができるものとしたが、新規起動すべきスレッドがあっても、Ready状態のスレッドを復帰起動することを可能としてもよい。例えば、ハードウェア・スレッドに空きが存在するときに、1または複数の新規起動すべきスレッドと、1または複数のReady状態のスレッドがあった場合に、予め定められた選択基準に基づいて選択した1つの新規起動すべきスレッドまたはReady状態のスレッドを新規起動または復帰起動させるようにしてもよい。例えば、各スレッドについて（例えばユーザが命令を記述することにより）優先度を設定し、より優先度の高いものを選択する方法、新規起動すべきスレッドの数とReady状態のスレッドの数に基づいて選択する方法、Ready状態のスレッドの数が所定数を超えた場合にのみReady状態のスレッドを優先して選択する方法など、種々の方法がある。

【0087】また、これまでの説明は、SMT（Simultaneous Multi Thread）プロセッサの例として、In-Orderスーパースカラープロセッサを中心として行ったが、本発明はOut-of-Orderプロセッサにも適用可能である。

【0088】（第2の実施形態）次に、本発明の第2の実施形態に係るスレッド間の同期方法について説明する。

【0089】以下で説明するスレッド間の同期方法は、実行時に資源の割り当てをダイナミックに行なう第1の実施形態の仮想マルチプロセッサ（または、第1の実施形態の仮想マルチプロセッサの構成のうち本実施形態にとって必要な部分のみ備える仮想マルチプロセッサ）に適用した場合を例にとって説明するが、本発明は、その他、第1の実施形態をOut-of-Orderにした場合の仮想マルチプロセッサ、シングルライシュー（Issue）の仮想マルチプロセッサ、コンパイル時にスタティックに資源を割り当て使用するVLIW（Very Long Instruction Word）の仮想マルチプロセッサ、それらにおいてレジスタ・ファイルをハードウェア・スレッド毎に持つようにしたものなど、種々の仮想マルチプロセッサに対しても適用可能である。

【0090】さて、マルチスレッドのプログラムにおいては、複数のプログラムが終了したことを互いに知ることが必要となる。例えば、並列に走行しているスレッドAとスレッドBとスレッドCの結果をスレッドDが使う場合に、スレッドAとスレッドBとスレッドCは同期を取りなければならない。本実施形態では、このような場合に、SYNC命令（同期命令）を使うものとする。SYNC命令には、カウンタを操作する機能と、同期をとるための機能とが含まれる。

【0091】本実施形態では、仮想スレッド番号（V T I D）ごとに同期機構を実現するためのカウンタを設けるものとする。

【0092】今、スレッドAの仮想スレッド番号（V T I D）を0、スレッドBの仮想スレッド番号（V T I D）を1、スレッドCの仮想スレッド番号（V T I D）を2とし、同期のためのカウンタとして、スレッドAのV T I D=0に対応するカウンタを使用するものとする（いずれのスレッドに対応するカウンタを使用するかは、ユーザが任意に決めて構わない）。このカウンタをSYNCカウンタ（同期カウンタ）と呼ぶ。SYNCカウンタの初期値としては、スレッドAが、SYNCを行うスレッドの数3に対応して、3を設定しておく（例えば、ユーザが、同期をとるスレッドの数を設定する命令を記述する）。

【0093】まず、最初の例では、スレッドAが最後にSYNC命令に到達した場合を示す。

【0094】図6で示すように、最初にSYNC命令に到達したスレッドCは、SYNCカウンタをデクリメントし、その値を2とする。SYNCカウンタの値が0でないので、このスレッドは、S 1 e e p 状態に遷移する。

【0095】次にSYNC命令に到達したスレッドBは、SYNCカウンタをデクリメントして、その値を1とする。まだ、SYNCカウンタは0でないので、スレッドCもS 1 e e p 状態に遷移する。

【0096】最後にSYNC命令に到達したスレッドAでは、SYNCカウンタをデクリメントし、その結果が0であるので、他のスレッドを起こすためのルーチンを実行する。このルーチンでは、スレッドBおよびスレッドCのR e a d y レジスタ（あるいは、R e a d y テーブル）のR e a d y ビットを1に立てることで、S 1 e e p 状態からR e a d y 状態へ遷移させる。

【0097】R e a d y 状態に遷移した後は、例えば、（条件が整えば）システムスレッドによってハードウェア・スレッドに復帰することができる。

【0098】SYNC命令は、次の2つの情報のフィールドを持つものとする。

【0099】一つの情報は、SYNCカウンタを識別する識別子で、これには仮想スレッド番号（V T I D）を使えばよい。なお、複数のスレッドが走行し、複数の同期ポイントを同時に設定する可能性があることを想定する場合には、SYNCカウンタを複数設ける。

【0100】もう一つの情報は、SYNC命令を実行した後、SYNCカウンタが0になった場合に実行するルーチンの先頭番地である。上記の例では、例えば、スレッドAとスレッドBとスレッドCのうちS 1 e e p 状態のものをR e a d y 状態にするルーチンの先頭番地である。

【0101】SYNCカウンタは、必ずしもハードウェ

ア上に常に存在する必要はなく、先に説明したレジスタ・ファイル・キャッシュに入れられてもよい。すなわち、SYNCカウンタは、仮想スレッド番号ごとに存在しているので、仮想スレッド番号とSYNCカウンタを示すレジスタ番号とをキーとすれば、通常のレジスタと全く同じ仕組みでアクセスが可能となり、コンテキスト・セーブ用メモリ11に必要に応じてセーブもしくはリストアされる。

【0102】図7に、スレッドがSYNC命令に到達した場合の処理手順の一例を示す。

【0103】SYNC命令に到達したならば、まず、SYNCカウンタをデクリメントする（ステップS4 1）。

【0104】ここで、デクリメントした後のSYNCカウンタの値が0でなければ（ステップS4 2）、当該スレッドを、S 1 e e p 状態に遷移させる（ステップS4 4）。

【0105】一方、デクリメントした後のSYNCカウンタの値が0であれば（ステップS4 2）、同期をとる関係にある全スレッドのうちS 1 e e p 状態にあるものをR e a d y 状態にするためのルーチンを実行する（ステップS4 3）。R e a d y 状態に遷移した後は、例えばシステムスレッドによって復帰される。

【0106】なお、これらスレッド間の同期に関する処理は、例えば図1の構成の場合には、イシュー部4が行うようにもよいし、イシュー部4以外の制御部を設けてもよい。

【0107】本発明を用いないビジョウェイトでは、C P Uが無駄に浪費されるのみならず、ビジョウェイトの箇所がハードウェアスレッドの数に等しいか多ければデッドロックが起こる。また、割り込みを用いる方法では、オーバーヘッドが大きい。これに対して、本発明のマルチスレッド間の同期方法を用いれば、それら問題を回避して、効果的な同期を行うことができる。

【0108】なお、本実施形態で例示した構成は一例であって、それ以外の構成を排除する趣旨のものではなく、例示した構成の一部を他のもので置き換えたり、例示した構成の一部を省いたり、例示した構成に別の機能を付加したり、それらを組み合わせたりすることなどによって得られる別の構成も可能である。また、例示した構成と論理的に等価な別の構成、例示した構成と論理的に等価な部分を含む別の構成、例示した構成の要部と論理的に等価な別の構成なども可能である。また、例示した構成と同一もしくは類似の目的を達成する別の構成、例示した構成と同一もしくは類似の効果を奏する別の構成なども可能である。また、各種構成部分についての各種バリエーションは、適宜組み合わせて実施することが可能である。また、本実施形態は、装置としての発明、装置内部の構成部分についての発明、またはそれらに対応する方法の発明等、種々の観点、段階、概念またはカ

テゴリに係る発明を包含・内在するものである。従つて、この発明の実施の形態に開示した内容からは、例示した構成に限定されることなく発明を抽出することができるものである。

【0109】本発明は、上述した実施の形態に限定されるものではなく、その技術的範囲において種々変形して実施することができる。

【0110】

【発明の効果】本発明によれば、レジスタ・ファイルを、仮想スレッド識別番号およびレジスタ識別番号をキーとするキャッシュとして構成することで、プロセッサ上の資源に割り当てる仮想スレッド識別番号を適宜切り替えることによって、実際にハードウェア上に存在するスレッドより、仮想的に多くのスレッドが走行しているようにみせることができる。これによって、プログラマにハードウェアで用意されたより多くのスレッドを見せることが可能になり、プログラミングの自由度が増す。

【0111】また、本発明によれば、同期機構を実現するためのカウンタを設け、同期にかかる複数のスレッドが同期命令によってこのカウンタをデクリメントすることによって、効率的にスレッド間の同期をとることができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る仮想マルチスレッドプロセッサの構成例を示す図

【図2】同実施形態における仮想スレッドの状態およびその状態間の遷移関係について示す図

【図3】同実施形態におけるレーテンシの長い命令が実

行される際の処理手順の一例を示すフローチャート

【図4】同実施形態におけるレーテンシの長いハードウェア資源への要求に対する応答を受けた場合の処理手順の一例を示すフローチャート

【図5】同実施形態におけるシステムタスクに関する処理手順の一例を示すフローチャート


【図6】同実施形態におけるスレッド間の同期方法について説明するための図

【図7】同実施形態におけるスレッドがSYNC命令に到達した場合の処理手順の一例を示すフローチャート


【符号の説明】

- 1…インストラクション・キャッシュ
- 2…フェッチ部
- 3…インストラクション・キュ
- 4…イシュー部
- 5…レジスタ・ファイル・キャッシュ
- 9…データ・キャッシュ
- 11…コンテキスト・セーブ用メモリ
- 13…プログラムカウンタ
- 15…メモリ・インターフェース
- 17…I/Oインターフェース
- 19…SPCレジスタ
- 21…SVTレジスタ
- 23…メモリ
- 27…コプロセッサ
- 71, 72…演算器
- 73…ロード・ストア・ユニット


【図1】




【図2】




【図3】





【図4】



【図5】



【図7】



(卓3) 02-163121 (P2002-163121A)

フロントページの続き

F ターム(参考) 5B005 LL11 MM01
5B098 FF01 GA05 GC01 GD02 GD05
GD14